8-2.gif (4439 bytes)

 

解多工器(demultiplexer)的功能剛好與多工器的動作相反,它可以將一個位元的資料透過選擇分配給多個輸出端中的一個,所以又稱為資料分配器(data distributor ),如圖8.2-1所示,n條資料選擇線的編碼決定資料輸入端D的資料將輸往N個資料輸出端中的那一個,資料輸出端N越多則資料選擇線n就必須增加,兩者間必須滿足N2n的條件。

8-2-1.gif (4861 bytes)

8.2-1 解多工器的電路形成

解多工器需要依資料選擇線選擇接通的輸出端,所以也像多工器一樣需要一個解資料輸入端用及閘AND起來,因此一旦決定了資料選擇線的編碼,只有資料輸入端用及閘AND起來,因此一旦決定了資料選擇線的編碼,只有解碼器為1的輸出端所AND的資料會被輸出,我們比照圖8.2-1就很容易明白了。

8-2-2.gif (5404 bytes)

8.2-1

 

試設計一只14的解多工器。

 

步驟一

猶如多工器的設計步驟,需要先完成一只2線至4線解碼器(過程見例7.2-1),電路如下。

8-2-3.gif (1457 bytes)

步驟二

將解碼器的輸出與資料輸入端用及閘AND接至資料輸出端,即可完成此電路。

8-2-4.gif (6581 bytes)

步驟三

由於結合律 (AB)C=ABC,所以解碼器中的E0= S1'S0'D AND可寫成(S1'S0')D=S1'S0'D,同理E1= (S1'S0) D =S1'S0DE2= (S1S0') D =S1S0'DE3= (S1S0) D =S1S0D,因此步驟二的結果可改用一個3輸入的及閘取代兩個2輸入的及閘,將電路簡化。

8-2-5.gif (3325 bytes)

8.2-2 解多工器的多位元傳輸

一個解多工器每次只能將一個位元送往輸出端,若有一個以上的位元要同時輸出,我們可以將多個解多工器並接使用。解多工器的數量視位元需要而定,解多工器的資料輸出線數視有幾筆資料等待選擇而定,例如有一八位元的資料等待切換至不同的4個輸出端,則可選用14解多工器八個來並接完成,如圖8.2-2所示,請注意所有解多工器的選擇線必須並接成一組,等待分配的8位元資料必須依序接在不同的解多工器輸入端,同一筆資料的輸出位元被分配在每一個解多工器的資料輸出端的同一位置上。

8-2-6.gif (12062 bytes)

8.2-3 積體電路的解多工器

在現有的數位積體電路中,如741387413974154分別為1814116的解多功器,由於擁有致能功能的解碼器都可以做為解多功器使用,所以741387413974154在資料手冊中又稱為3824416的解碼器/解多功器。擁有致能功能的解碼器都可以做為解多功器使用,其道理我們以圖8.2-3說明之。

在圖8.2-3a解碼器的BA為編碼輸入端,當E=1時,它由00011011決定Y0Y1Y2Y3何者為1,但E=0時,Y0Y1Y2Y3全部為0。現在我們再看圖8.2-3b解多功器,S1S0 相同於解碼器的BA,而D相同於解碼器的E,當S1S0 決定Y0Y1Y2Y3何者解碼時,還要看D0或為1,若D=1(E=1),被解碼的Y=1,也就是D=1使得解多功器的Y=1是一樣的。若D=0(E=0),全部的Y0,就等於D=0使得解多功器的Y=0是一樣的。因此解碼器的編碼輸入端等於解多功器的資料選擇線,解碼器的致能端等於解多功器的資料輸入端,而解碼輸出端就等於資料輸出端。

有的解碼/解多功器的輸出端以低態做為解碼輸出,那麼做為解多功器時從資料端被選擇到輸出端時就會產生反相輸出,如圖8.2-4a。若解碼輸出並未反相,在資料輸入端E(D)=0Y=1E(D)=1Y=0,輸出時也等於將資料輸入反相了,所以圖8.2-4b做為解多功器時輸出也是反相的。

8-2-8.gif (5280 bytes)

前節中我們曾經談及解碼器IC多設計幾個有低態也有高態控制的致能接腳,可以方便解碼的擴展,這類的解碼器IC運用在解多工器時,正好讓我們拿來當做要不要反相輸出的選擇。

8.2-1

 

試以3線至8線解碼器IC-74138分別應用在反相及非反相輸出的18解多工器。

8-2-9.gif (8364 bytes)

8-2-10.gif (6309 bytes)