A01.gif (7902 bytes)

A02.gif (3357 bytes)

      在數位系統中,若有一個以上通道的數位信號需要輸往單一的接收端,數位系統通常會使用到一種可提供選擇資料的裝置,透過選擇線上的編碼可以決定輸入端上其中一個通道的數位資料被讀取,這種裝置就叫做多工器(multiplexer)或資料選擇器(data selector)。如圖8.1-1多工器示意圖的說明,左側有N個資料(D0 ~ DN-1 )等待選取,但需經由下方的資料選擇線(n)決定那一個輸入端的資料可以通往資料輸出線(Y),資料線數N越多則資料選擇線n就必須增加,兩者間必須滿足N2n的條件。

8-1-1.gif (4771 bytes)

8.1-1 多工器的電路形成

多工器的電路基本結構可由選擇線為輸入的解碼器去控制何者資料線輸出來完成。如圖8.1-2所示,當選擇線S1 S0 =00時, E0 =1 E1 =0 E0 =0 E0 =0,因此D0 G0 允許輸出至Y,也就是此時Y= D0。同理,當選擇線S1 S0 =01時,E1 被解碼,因此E1 =1D1 G1 允許輸出至Y,此時Y= D1。當選擇線S1 S0 =10時,E2 被解碼,因此E2 =1D2 G2 允許輸出至Y,此時Y= D2。當選擇線S1 S0 =11時,E3 被解碼,因此E3 =1D3 G3 允許輸出至Y,此時Y= D3。如此類推,只要解碼器的輸出端數量能夠與多工器的資料端數量相同,都可以透過及閘做允許輸出,而或閘G4在電路中將所有任何一個及閘的輸出都可以接通至多工器的輸出端。

1.gif (5091 bytes)

8.1-1

 

試設計一只41的多工器。

 

步驟一

先完成一只2線至4線解碼器(過程見例7.2-1),電路如下。

2.gif (1388 bytes)

步驟二

將解碼器的輸出與4個資料端 及或閘(AND-OR)接至資料輸出端即可。

3.gif (4865 bytes)

 

 

步驟三

由於結合律 (AB)C=ABC,所以解碼器中的E0= S1'S0'D0 AND可寫成

E0= (S1'S0')D0 =S1'S0'D0

同理

E1= (S1'S0) D1 =S1'S0D1

E2= (S1S0') D2 =S1S0'D2

E3= (S1 S0) D3 =S1S0 D3

因此步驟二的結果可改用一個3輸入的及閘取代兩個2輸入的及閘,將電路簡化。

4.gif (4061 bytes)

5.gif (4922 bytes)

8.1-2 多工器的多位元傳輸

前面所談到的多功器均只有一個輸出端,換句話說每次僅能有一個位元可從輸入端轉移至輸出端,若有多個位元需要同時進行多工切換時,只需將數個多工器並接使用即可,多工器的數量視位元需要而定,多工器的資料輸入線數視有幾筆資料等待選擇而定,例如有四筆八位元的資料等待切換至同一個輸出端

9-1.gif (11307 bytes)

 

,則可選用41多工器八個來並接完成,如圖8.1-4所示,其中請注意所有多工器的選擇線必須並接成一組,同一筆資料的位元必須分接至每一個多工器的資料端,而且每筆資料在多工器上的輸入位置必須相同。

8.1-3 積體電路的多工器

目前的數位積體電路中,如74157741537415174150,分別為214181161的多功器,結構與動作原理與前面談及的完全相同,但有一點必須注意的是實際的多功器數位積體電路都設計了致能(enable)控制,有的資料手冊會用閃控(strobe)或閘控(gate)稱之,但是作用都是為了控制多工器能不能發生效用,見圖8.1-5中的E端,當此腳等於0時,輸出必等於0,只有在E端為1時,輸出才能依選擇線選擇輸入端的資料輸出。

6.gif (5181 bytes)

TTL中的致能常以「低態」動作,所以實際的電路中會在圖8.1-5E端加入一個反閘,74157741537415174150都是這樣設計的,如圖8.1-6a及圖8.1-6b分別為7415774153的電路功能圖,我們會在致能E的端子加上一個小圓圈,表示致能E是以低態動作,也就是E=0時此IC才有功能。

7.gif (5896 bytes)

8.1-3

 

8.1-6bS1 S0 =10E= 0YAYB 分別為?

答:YA= A2YB= B2